

パワーオペアンプ



特徴

- ・パワーバンド幅 170 VP-P、2 MHz
- ・最大出力電圧 180 V_{p-p}
- ・高スルーレート 2500 V/ μ s (最小値ACL = 20)
- ・高利得帯域幅製品 180 MHz
- ・高出力電流 ± 1.5 A 定常状態 安全動作領域以内
- ・高ピーク出力電流 ± 5 A



アプリケーション


- ・ピエゾ駆動
- ・CRTビーム強度制御
- ・ATEアプリケーション
- ・ラインドライバ

概要

PA107DPは、抵抗性負荷、容量性負荷、誘導性負荷を駆動するために設計された、最先端の広帯域高出力オペアンプです。最適な直線性を得るために、出力段はA/B級動作にバイアスされています。広帯域で優れたDC性能を得るためにフィードフォワード技術を採用していますが、反転モードのみに制限されます。外部補正により、高利得と広帯域を両立させることができます。安全動作領域の実現にはヒートシンクが必要です。


このハイブリッド集積回路は、厚膜(サーメット)抵抗器、セラミックコンデンサ、および半導体を利用して、信頼性を最大化し、サイズを最小化し、最高の性能を実現しました。超音波接合されたアミニウム線は、すべての動作温度で信頼性の高い配線を提供します。パワーSIP(システムインパッケージ)は、電気的に絶縁されています。12ピンSIPは、わずか2平方インチしかありません。圧縮可能な絶縁ワッシャーを使用した場合、保証は無効となります。

Figure 1: 等価回路図




代表的な接続

Figure 2: 代表的な接続図



ピン配置と説明

Figure 3: 外部接続



Pin Number	Name	Description
1	-IN	The summing junction input for inverting operational amplifier.
2	+V _{AUX}	+10 V to +18 V Supply for Input Stage.
3	-V _{AUX}	-10 V to -18 V Supply for Input Stage.
4	GND	Ground
5, 6, 7	NC	No connection.
8	+V _S	The positive supply rail.
9	-V _S	The negative supply rail.
10	-V _{SP}	-20V to -160V Supply for Output Source Follower. Short to pin 9.
11	OUT	The output. Connect this pin to load and to the feedback resistors.
12	+V _{SP}	+20V to +160V Supply for Output Source Follower. Short to pin 8.

注意

PA95は、MOSFETのトランジスタで構成されています。ESD(静電気放電)の取り扱いには注意が必要です。

内部基板に酸化ベリリウム(BeO)が含まれています。封を切らないでください。誤って破った場合は有毒ガスの発生を避けるため、粉碎したり、機械にかけたり、850°Cを超える温度にさらさないでください。

仕様

すべてのMin/Max特性および仕様は、指定された動作条件で保証されています。

代表的な性能特性および仕様は、代表的な電源電圧およびTC = 25°Cでの測定から得られたものです。特に断りのない限り、テスト条件は以下の通りです。VS = 100V、-VS = -100V、Vaux = 15V、-VAUX = -15V、VSP = VS、および -VSP = -VS。

絶対最大定格

Parameter	Symbol	Min	Max	Units
Supply Voltage, total +VS to -VSP, +VSP to -VSP ²	+VS to -VS	40	200	V
Supply Voltage, -VS ²	-VS	-20	-160	V
Supply Voltage, -VAUX to +VAUX	-VAUX to +VAUX	20	36	V
Supply Voltage, -VAUX	-VAUX	-10	-18	V
Output Current, steady state (within SOA)	IO		1.5	A
Output Current, peak (within SOA)	IO		5	A
Power Dissipation, internal, DC	PD		62.5	W
Input Voltage	VIN	-VAUX + 2	+VAUX - 2	V
Temperature, pin solder, 10s			260	°C
Temperature, junction ¹	TJ		150	°C
Temperature Range, storage		-55	125	°C
Operating Temperature, case	TC	-40	85	°C

1. 最大接合部温度で長時間動作させると、製品寿命が短くなります。高いMTTF(平均故障時間)を実現するために、内部の電力消費を抑えてください。定格値は出力トランジスタにのみ適用されます。
2. どちらのルールも接地基準から160Vを超えてはなりません。

入力

Parameter	Test Conditions	Min	Typ	Max	Units
Offset Voltage			5	10	mV
Offset Voltage vs. Temperature			10		μV/°C
Bias Current, initial ¹			300		pA
Input Resistance, DC		13			GΩ
Input Capacitance			2		pF
Input Voltage Range		-VAUX + 2		+VAUX - 2	V
Noise, RTI	1kΩ source, 500 kHz BW, ACL = 101		13		nV/√Hz

1. 温度が10°C上がるごとに2倍になります。

ゲイン

Parameter	Test Conditions	Min	Typ	Max	Units
Open Loop Gain @ DC			140		dB
Open Loop Gain @ 1MHz			40		dB
Power Bandwidth, 170Vp-p	Full temp range	2			MHz

出力

Parameter	Test Conditions	Min	Typ	Max	Units
Voltage Swing	Load = 10 MΩ 10 pF		187		V _{P-P}
Voltage Swing	I _O = 1.5A	±V _S -10			V
Current, peak				±5	A
Current, Steady State (within SOA)				±1.5	A
Slew Rate, 25% to 75%		2500	3000		V/μs
Settling Time to 0.1%			12		μs

電源

Parameter	Test Conditions	Min	Typ	Max	Units
Voltage, +V _S , +V _{SP}		20		100	V
Voltage, -V _S , -V _{SP}		-100		-20	V
Voltage, +V _{AUX}		10	15	18	V
Voltage, -V _{AUX}		-18	-15	-10	V
Current, Quiescent, +V _S , +V _{SP}		20	30	35	mA
Current, Quiescent, -V _S , -V _{SP}		20	30	35	mA
Current, Quiescent, -V _{AUX}			19	21	mA
Current, Quiescent, +V _{AUX}			19	21	mA

温度特性

Parameter	Test Conditions	Min	Typ	Max	Units
Resistance, AC, junction to case ¹				1.5	°C/W
Resistance, DC junction to case				2	°C/W
Resistance, junction to air				30	°C/W
Temperature Range, case		-25		85	°C

1. 定格は、出力電流が60Hzより速いレートで両方の出力トランジスタ間で切り替わる場合に適用されます。

注: +V_S、-V_Sは出力段への正負の電源電圧を表します。+V_{AUX}、-V_{AUX}は入力段の正負の電源電圧を表します。

代表的な性能グラフ

Figure 4: High Voltage Small Signal Response




Figure 5: Low Voltage Small Signal Response




Figure 6: High Voltage Supply Current




Figure 7: Response to 500 kHz Square Wave




Figure 8: Positive Slew




Figure 9: Negative Slew




Figure 10: Power Derating




Figure 11: High Voltage Current vs. Temperature




Figure 12: High Voltage Current vs. Frequency




Figure 13: Power Supply Rejection ($\pm V_S$)




Figure 14: Power Supply Rejection ($\pm V_{AUX}$)





Figure 15: Power Response



安全動作領域(SOA)


安全動作領域曲線は、外部負荷を駆動するために必要な出力を生成する際に、アンプが許容できる追加の内部電力損失の最大値を定義します。これは、全体に占める静止電力消費の割合が大きいため、仕様書に記載されている絶対的な最大内部消費電力とは異なります。

このパワーオペアンプのMOSFET出力段には、2つの明確な制限があります。

1. MOSFETの形状と内部配線の電流処理能力。
2. 出力MOSFETの接合部温度。

注: 出力段は過渡的なフライバックに対して保護されています。しかし、持続的な高エネルギーのフライバックに対しては、外付けの高速回復ダイオードを使用する必要があります。

Figure 16: SOA




一般的注意事項

安定性、電源、放熱設計、取り付け、電流制限、安全動作領域の解釈、および仕様の解釈について説明しているアプリケーションノート1「一般的な操作上の考慮事項」をお読みください。Apex Microtechnologyの完全なアプリケーションノートライブラリ、テクニカルセミナーワークブック、および評価キットについては、www.apexana-log.comにアクセスしてください。

代表的な接続

Figure 17: 代表的な接続図



注意事項:

限られたスペースで最高の速度を実現するために、短絡保護と熱保護を犠牲にしています。出力を短絡させないでください。なお、1.5Aの電流制限を使用し、出力を短絡させた場合、内部損失は150Wとなります。このような場合でも、アンプの破壊は緩やかですが進みます。

出力段が飽和状態になると、アンプの電源電流は無負荷でもピークで1.5Aに達する可能性があります。非線形動作のリスクがある場合は、入力保護ダイオードを使用しなければなりません。代表的なアプリケーション図(図17)に示すように、入力保護ダイオードを使用しなければなりません。これにより、ほとんどのアプリケーションで高い電源流のピークを防ぐことができます。

内部消費電力とヒートシンクの選択

PA107の高電圧とスピードのユニークな組み合わせにより、従来のヒートシンク選択の公式は、このアンプの見かけ上の電力調節能力を誤って低下させてしまいます。動作温度をより正確に予測するには、次の手順を使用します。

負荷を駆動することによって生じる内部損失(PD)を求めます。Apex Microtechnology Applications Note 1, General Operating Considerations, paragraph 7を参照してください。0.035AにVSS(総電源電圧)を乗じ、さらに総VAUXの0.021倍(+VAUX+|-VAUX|)を加えて総静止電力(PDQ)を求めます。0.001をVSSに乗じて出力段の静止電力(PDQOUT)を求めます。ケースを85°C以下に保つためのヒートシンクの定格を算出します。

$$R_{\theta SA} = \frac{T_C - T_A}{PD + PD_Q} - 0.1 \frac{^{\circ}\text{C}}{\text{W}}$$

ここで、

TC = 許容される最大ケース温度。

TA = 最大周囲温度。

出力トランジスタの接合部を150°C以下に保つためのヒートシンクの定格を算出します。

$$R_{\theta SA} = \frac{T_J - T_A - (PD + PD_{QOUT}) \cdot R_{\theta JC}}{PD + PD_Q} - 0.1 \frac{^{\circ}\text{C}}{\text{W}}$$

ここで、

TJ = 許容される最大接合部温度。

RθJC = 仕様表に記載されているACまたはDCの熱抵抗。

2つの計算のうち、大きい方のヒートシンクを使用してください。

誘導性負荷

PA107DPは、誘導性負荷、容量性負荷のいずれを駆動する場合でも、ゲイン20以上で安定しています。ただしインダクタはDCでは基本的に短絡しているため、低周波電力を定格内に収めるためには、直列に十分な抵抗を設ける必要があります。パワーバンド幅の周波数である2.3MHzの正弦波で1nFのコンデンサーを駆動すると、2.6AP-Pとなります。純粋な容量性負荷を駆動する際にアンプで消費される電力は、次の式で与えられます。

$$P = \frac{2V_{PK}V_S}{\pi X_C}$$

$$P = \frac{2I_{PK}V_S}{\pi}$$

ここで、

VPK = ピーク電圧。

VS = 電源電圧。

XC = 容量性負荷。

VPKが大きくなるにつれて電力が増加し、VPKが最大のときに最大の内部損失が発生することに注意してください。2.3MHzで1nFを駆動している間にアンプ内で消費される電力は82.76Wになります。これでは、良いことはありません。しかし、180VP-Pで1nFを1MHzで駆動すると36Wとなり、これはAC電力定格の範囲内になる可能性があります。この式は楽観的なもので、理想的なB級アンプの出力段を想定して導き出したものです。

フィードバックに関する考察

無負荷のPA107DPの出力電圧は、95Vまで簡単に高くなる可能性があります。この電圧はすべてフィードバック抵抗の両端に印加できるため、フィードバックの1/2W抵抗の最小値は18050Ωです。実際には、定格値を下げて動作していない1/2Wフィードバック抵抗の最小値は20Kです。

PA107DPは、最大のスルーレート、パワーバンド幅、使用可能なゲインバンド幅を提供するために、ユニティゲインで安定するようには設計されていません。ゲインが20以下の場合、外部補正を加える必要があります。多くの場合、低性能のオペアンプは、フィードバック抵抗と並列のコンデンサで安定させることができます。これは、応答に影響を与える極が実質的に1つ増えるためです。しかし、PA107DPの場合は、30MHz付近に複数の極が集まっているため、この方法ではうまくいきません。補正方法としては、フィードバックコンデンサの時定数とフィードバック抵抗の時定数が、33ナノ秒以上になるように帰還コンデンサを選択することです。また、1番ピンからグランド(加算接合部)までの間に、帰還コンデンサの20倍以上のコンデンサを取り付けます。フィードバックコンデンサや加算接合部のコンデンサがないと、安定性が損なわれ、しばしば発振の原因となります。このような場合、補正することで、閉ループ帯域幅は $2\pi\tau$ FBの逆数となります。

また、ノイズやオフセットを犠牲にしても、入力抵抗器と加算接合抵抗器の並列組み合わせが、フィードバック抵抗器の値の20分の1以下になるように、加算接合に抵抗器を付けることでアンプを安定させることができます。この方法では、ノイズとオフセットがRTI値の最大20倍まで増加することに注意してください。しかし、10mVの最大オフセットと13nV/(Hz)^{1/2}のノイズで、多くのアプリケーションに対応できます。

低ゲインの補償に使用される容量の値が非常に小さいことからわかるように、浮遊フィードバック容量および/または接合容量の合計は、パフォーマンスに非常に大きな影響を与える可能性があります。したがって、レイアウトでは浮遊容量を最小限に抑える必要があります。加算接合のリード線はできるだけ短くし、グランドプレーンは加算接合リード線から離しておく必要があります。



スルーレートとフルパワー帯域幅

PA107DPでは、180VP-Pの矩形波の25%点から75%点までのスルーレートを測定しています。

スルーレートは、無負荷、補助電源が公称±15V、VS電源が最大±100Vの状態です。



パワーバンド幅は、無負荷のアンプがフルパワーで歪みのない正弦波を出力できる最高周波数と定義されます。この周波数は、スルーレートをピーク・トゥ・ピーク振幅の π 倍で割ったものとして計算できます。これは、PA107DPの場合は4.7MHzになります。残念ながら、この周波数でフル出力を実行すると、PA107DPの電力制限をはるかに超える最大107Wの内部消費が発生します。周波数を2MHzに下げると、内部損失が34 Wに減少します。これは、良好なヒートシンクであれば許容範囲となります。

パッケージオプション
 パッケージスタイル DP



NOTES:

1. Dimensions are inches & [mm].
2. Triangle on lid denotes pin 1.
3. Pins: Alloy 510 phosphor bronze plated with matte tin (150 - 300 μ) over nickel (50 μ " max.) underplate.
4. Package: Vectra liquid crystal polymer, black
5. Epoxy-sealed & ultrasonically welded non-hermetic package.
6. Package weight: .367 oz. [11.41 g]



NOTES:

- 1. Dimensions are inches & [mm].
- 2. For other dimensions and information on this package with unformed leads, see package DP.

重要なお知らせ

このドキュメントは、第三者の翻訳者によって翻訳・作成されています。明確かつ正確な翻訳を提供するために合理的な努力をしていますが、Apex Microtechnology は、翻訳された情報の誤りや不正確さの可能性を完全に排除することはできません。Apex Microtechnology は、翻訳された文書の誤り、脱落、または曖昧さについて一切の責任を負いません。翻訳されたコンテンツに依拠する個人または団体は、自らの責任にてご使用ください。そのため、翻訳された資料は、Apex Microtechnology の公式文書として参照することはできません。Apex Microtechnology のすべての公式文書については、www.apexanalog.com に記載されています。

技術的な支援が必要な場合は、エイペックスサポートにお問い合わせください！

Apex Microtechnology 製品に関するご質問やお問い合わせは、北米のフリーダイヤル800-546-2739までお願いします。メールでのお問い合わせは、apex.support@apexanalog.com。海外のお客様は、お近くのApex Microtechnology社の販売代理店に連絡してサポートを依頼することもできます。お近くのお店を探すには、www.apexanalog.com。

重要なお知らせ

Apex Microtechnology, Inc.は、この文書に含まれる内容の正確さを保証するためにあらゆる努力をしています。しかし、これらの情報は予告なしに変更されることがあります。また、これらの情報は、いかなる種類の保証(明示的または黙示的)もなく、「現状のまま」提供されます。Apex Microtechnologyは、信頼性向上のため、本書に記載されている仕様や製品を予告なく変更する権利を有しています。本資料は、Apex Microtechnologyの所有物であり、本情報を提供することにより、Apex Microtechnologyは、特許権、マスクワーク権、著作権、商標権、企業秘密、その他の知的財産権に基づくライセンスを明示的にも黙示的にも許諾するものではありません。Apex Microtechnologyは、ここに記載されている情報の著作権を有しており、Apex Microtechnologyの集積回路またはその他のApex Microtechnologyの製品に関して、お客様の組織内で使用する場合に限り、この情報のコピーを作成することを承諾します。この同意は、一般的な配布、広告またはプロモーション目的のためのコピー、または再販目的の作品を作成するためのコピーなど、その他のコピーには適用されません。

apex microtechnologyの製品は、生命維持装置、自動車の安全性、セキュリティ装置、その他の重要な用途に使用される製品に適しているように設計、認可、保証されていません。このような用途における製品は、すべてお客様またはお客様のリスクであると理解されています。

Apex Microtechnology、Apex、Apex Precision Powerは、Apex Microtechnology, Inc.の商標です。ここに記載されているその他の企業名は、それぞれの所有者の商標である可能性があります。